用語集の項目
HBM(高帯域幅メモリ) HBM (High Bandwidth Memory)
先進パッケージング技術によりGPUと接続される、垂直積層されたDRAMダイ。AIアクセラレータに不可欠で、HBM3Eが現行世代、HBM4が次世代にあたる。MicronとSK Hynixが供給を掌握している。
英語原文からの自動翻訳です。 英語の原文を読む →
定義と背景
HBM(High Bandwidth Memory、高帯域幅メモリ)は、従来型メモリよりも格段に高い帯域幅を提供する3D積層DRAMアーキテクチャである。HBMは複数のDRAMダイをシリコン貫通電極(TSV)を用いて垂直に積層し、シリコンインターポーザーを介してプロセッサに接続する。現行世代のHBM3Eは、1スタックあたり1TB/s超の帯域幅を実現しており、これは標準的なDDR5メモリの約5〜10倍の速度に相当する。
AIの学習・推論ワークロードは、本質的にメモリ帯域幅によって制約される。大規模言語モデルは、GPUの計算コアにデータを十分な速さで供給するために、大規模な並列メモリアクセスを必要とする。HBMの帯域幅が不足すると、GPUの稼働率が低下し、実効スループットが崩れる。NVIDIAのH100 GPUは各々80GBのHBM3を搭載し、B200は最大192GBのHBM3Eを搭載する。SK Hynixがおおよそ50%、Samsungが約40%、Micronが約10%のHBM市場シェアを握っている。HBMの製造プロセスは標準的なDRAMよりも著しく複雑であり、TSVの穿孔、ウェハーの薄化、精密な積層作業により歩留まりが低下し、ビットあたりのコストは従来型DRAMに対して3〜5倍に増加する。HBM4は2026年に量産出荷が開始された。Micronは36GBの12層HBM4の出荷を開始し、SK Hynixは12層・16層品でHBM4開発を早期に完了させ、2026年6月にはHBM4Eのサンプルを出荷した。Samsungも2026年初めにHBM4の量産を開始しており、これは同じ供給能力と価格決定力のサイクルの次のラウンドにあたる。
投資家にとっての意味
HBMはAIコンピューティングにおけるメモリのボトルネックである。大規模言語モデルとAI学習ワークロードはメモリ帯域幅によって制約されており、メモリとGPU間のデータ移動速度がスループットを決定する。HBMはDRAMダイを垂直に積層し、シリコン貫通電極(TSV)を介して接続することでこの問題を解決し、従来型メモリの5〜10倍の帯域幅を達成している。
HBM市場はSK Hynix(シェア約50%)とSamsung(約40%)が支配しており、Micronは大きく引き離された第3位である。HBMの平均販売価格(ASP)は標準的なDRAMの5〜10倍に達し、史上最も利益率の高いメモリ製品となっている。NVIDIAのBlackwell世代のGPUはそれぞれ複数のHBMスタックを必要とし、GPU出荷台数とHBM需要が直接連動する構造を生んでいる。HBM3EからHBM4への移行は、供給制約と価格決定力の新たなサイクルを意味する。
関連概念
HBMはCoWoSパッケージング(HBMスタックはCoWoSを介してGPUに接合される)、メモリウォール理論、そしてMicronが先行指標として機能するセンチネル・ティッカーのフレームワークと関連している。