用語集の項目
CoWoS(Chip-on-Wafer-on-Substrate) CoWoS (Chip-on-Wafer-on-Substrate)
TSMCの先進パッケージング技術で、コンピュートダイとHBMメモリスタックを接合する。AIサプライチェーンにおける主要なパッケージングのボトルネック。2023年以降キャパシティは完売状態。
英語原文からの自動翻訳です。 英語の原文を読む →
定義と背景
CoWoS(Chip-on-Wafer-on-Substrate)は、複数のチップレットを単一のシリコンインターポーザー上に統合できるTSMCの先進パッケージング技術である。このプロセスでは、個々のチップダイをシリコンウェハー(インターポーザー)上に接合し、それを有機基板上に実装する。これにより、異なるプロセスノードや機能(ロジック、メモリ、I/O)を持つチップを別々に製造しながら、ほぼモノリシックな速度で通信させることが可能になる。
CoWoSは、NVIDIAのH100やB200のような最新GPUがGPUダイとHBMメモリスタックとの緊密な統合を必要とするため、AIアクセラレータにとって極めて重要である。シリコンインターポーザーは、従来のパッケージングでは不可能な帯域幅で数千の相互接続を提供する。TSMCのCoWoSキャパシティは2023年以降、AIチップ生産における主要なボトルネックとなっており、増設計画は需要に対して18〜24か月遅れている。CoWoS-L(ローカルシリコンインターコネクトを使用)およびCoWoS-R(再配線層を使用)は、より大規模なチップ構成のスケーリング課題に対応する新しいバリエーションである。
投資家にとっての意味
CoWoSは、GPUコンピュートダイとHBMメモリスタックを単一の基板上で接続する重要なパッケージング技術である。CoWoSなしでは、NVIDIAのBlackwellやRubin GPUは機能せず、これによりTSMCのCoWoSキャパシティがAIサプライチェーンにおける最大のボトルネックとなっている。TSMCはCoWoSキャパシティの拡張を積極的に進めているが、NVIDIA、AMD、Broadcomからの需要は依然として供給を上回っている。
投資家にとって、CoWoSキャパシティはAI向けGPU出荷台数の直接的な代理指標である。TSMCによる増設発表のたびに、近い将来のGPU生産量の増加が示唆される。Amkor、ASE、および特殊材料サプライヤーなどの企業は、CoWoSの増産の恩恵を受ける。先進パッケージングは、後工程の付随的要素から、誰がいつAIチップを入手できるかを決定する最前線の制約要因へと変化しつつある。
関連概念
CoWoSはパッケージング・ボトルネックのテーゼの中核であり、HBMメモリスタッキングとも関連し、6層モデルのレイヤー6(先進パッケージング)として追跡されている。