术语表条目
HBM（高带宽内存，High Bandwidth Memory） HBM (High Bandwidth Memory)
通过先进封装技术与GPU连接的垂直堆叠DRAM芯片。是AI加速器的核心组件——HBM3E为当前代际，HBM4为下一代。美光（Micron）和SK海力士（SK Hynix）掌控着供应。
由英文原文自动翻译。 阅读英文原文 →
定义与背景
HBM（高带宽内存）是一种3D堆叠DRAM架构，可提供远高于传统内存的带宽。HBM通过硅通孔（TSV）技术垂直堆叠多个DRAM芯片，并通过硅中介层（silicon interposer）与处理器连接。HBM3E——当前代际——单个堆栈可提供超过1 TB/s的带宽，大约比标准DDR5内存快5–10倍。
AI训练与推理工作负载本质上受限于内存带宽。大语言模型需要海量并行内存访问，才能以足够快的速度向GPU计算核心输送数据。若HBM带宽不足，GPU利用率会下降，实际吞吐量随之崩溃。每颗NVIDIA H100 GPU使用80GB的HBM3；B200则使用高达192GB的HBM3E。SK海力士约占HBM市场50%的份额，三星约占40%，美光约占10%。HBM的生产工艺远比标准DRAM复杂——TSV钻孔、晶圆减薄和精密堆叠降低了良率，使每比特成本比传统DRAM高出3–5倍。HBM4已于2026年进入量产出货阶段：美光开始出货36GB的12层HBM4，SK海力士率先完成HBM4开发（12层与16层产品），并于2026年6月出货HBM4E样品，三星则于2026年初启动HBM4量产——这是同一轮产能与定价权周期的又一次重演。
对投资者的意义
HBM是AI计算中的内存瓶颈所在。大语言模型和AI训练工作负载受限于内存带宽——数据在内存与GPU之间的传输速度决定了吞吐量。HBM通过垂直堆叠DRAM芯片并借助硅通孔（TSV）连接，实现了比传统内存高5-10倍的带宽，从而解决了这一问题。
HBM市场由SK海力士（约50%份额）和三星（约40%）主导，美光则远远落后位居第三。HBM的平均售价（ASP）比标准DRAM高5-10倍，使其成为历史上利润率最高的内存产品。每颗NVIDIA Blackwell GPU都需要多个HBM堆栈，使GPU出货量与HBM需求量之间形成直接联动。从HBM3E向HBM4的过渡代表着又一轮产能约束与定价权周期。
相关概念
HBM与CoWoS封装技术相关（HBM堆栈通过CoWoS与GPU绑定）、与内存墙（Memory Wall）理论相关，以及与哨兵指标（Sentinel Ticker）框架相关，其中美光是该框架中的领先指标。