術語表條目
CoWoS (Chip-on-Wafer-on-Substrate)
台積電的先進封裝技術，將運算晶片與HBM記憶體堆疊接合。AI供應鏈中主要的封裝瓶頸。自2023年起產能便已滿載。
由英文原文自動翻譯。 閱讀英文原文 →
定義與背景
CoWoS（Chip-on-Wafer-on-Substrate）是台積電的先進封裝技術，能將多個小晶片整合於單一矽中介層（interposer）上。此製程將個別晶片黏合於矽晶圓（即中介層）上，再將其安裝於有機基板上。這使得來自不同製程節點與功能——邏輯、記憶體、I/O——的晶片，能以近乎單體式的速度互相通訊，同時仍可分開製造。
CoWoS對AI加速器至關重要，因為現代GPU如NVIDIA的H100與B200，需要GPU晶片與HBM記憶體堆疊之間緊密整合。矽中介層提供了傳統封裝無法達到的數千個互連點，並具備極高頻寬。自2023年起，台積電的CoWoS產能一直是AI晶片生產的主要瓶頸，其擴產計畫落後需求18至24個月。CoWoS-L（採用局部矽互連）與CoWoS-R（採用重佈線層）是較新的變體，旨在解決更大型晶片配置的擴展挑戰。
對投資人的意義
CoWoS是將GPU運算晶片與HBM記憶體堆疊連接於單一基板上的關鍵封裝技術。若無CoWoS，NVIDIA的Blackwell與Rubin GPU將無法運作——這使得台積電的CoWoS產能成為AI供應鏈中最大的單一瓶頸。台積電一直在積極擴充CoWoS產能，但來自NVIDIA、AMD與Broadcom的需求仍持續超過供給。
對投資人而言，CoWoS產能是AI GPU出貨量的直接代理指標。台積電每一次擴產宣布，都預示著近期GPU產量的提升。像Amkor、ASE以及專業材料供應商等公司，皆受惠於CoWoS的擴產。先進封裝正從後段製程中被忽視的環節，轉變為決定誰能取得、何時取得AI晶片的第一線限制因素。