Termo do glossário
HBM (High Bandwidth Memory)
Chips de DRAM empilhados verticalmente e conectados a GPUs via empacotamento avançado. Essencial para aceleradores de IA — HBM3E é a geração atual, HBM4 é a próxima. Micron e SK Hynix controlam a oferta.
Traduzido automaticamente do original em inglês. Ler o original em inglês →
Definição & Contexto
HBM (High Bandwidth Memory) é uma arquitetura de DRAM empilhada em 3D que oferece uma largura de banda dramaticamente maior do que a memória convencional. A HBM empilha múltiplos chips de DRAM verticalmente usando vias through-silicon (TSVs), conectando-os ao processador por meio de um interposer de silício. A HBM3E — a geração atual — entrega mais de 1 TB/s de largura de banda por pilha, aproximadamente 5–10x mais rápida do que a memória DDR5 padrão.
As cargas de trabalho de treinamento e inferência de IA são fundamentalmente limitadas pela largura de banda de memória. Modelos de linguagem grandes exigem acesso massivo e paralelo à memória para alimentar dados aos núcleos de computação da GPU com velocidade suficiente. Sem largura de banda de HBM suficiente, a utilização da GPU cai e o throughput efetivo desmorona. Cada GPU NVIDIA H100 usa 80GB de HBM3; a B200 usa até 192GB de HBM3E. A SK Hynix controla aproximadamente 50% do mercado de HBM, a Samsung cerca de 40%, e a Micron aproximadamente 10%. O processo de produção de HBM é significativamente mais complexo do que o da DRAM padrão — perfuração de TSVs, afinamento de wafers e empilhamento de precisão reduzem os rendimentos e aumentam os custos em 3–5x por bit em comparação com a DRAM convencional. A HBM4 entrou em envio em volume em 2026: a Micron começou a enviar HBM4 de 36GB com 12 camadas, a SK Hynix concluiu o desenvolvimento da HBM4 antecipadamente com peças de 12 e 16 camadas e enviou amostras de HBM4E em junho de 2026, e a Samsung iniciou a produção em massa de HBM4 no início de 2026 — a próxima rodada do mesmo ciclo de restrição de capacidade e poder de precificação.
Por Que Importa para Investidores
A HBM é o gargalo de memória na computação de IA. Modelos de linguagem grandes e cargas de trabalho de treinamento de IA são limitados pela largura de banda de memória — a velocidade com que os dados se movem entre a memória e a GPU determina o throughput. A HBM resolve isso empilhando chips de DRAM verticalmente e conectando-os via vias through-silicon (TSVs), alcançando uma largura de banda 5-10x maior do que a memória convencional.
O mercado de HBM é dominado pela SK Hynix (~50% de participação) e pela Samsung (~40%), com a Micron em um distante terceiro lugar. A HBM comanda ASPs 5-10x mais altos do que a DRAM padrão, tornando-a o produto de memória com maior margem da história. Cada GPU NVIDIA Blackwell requer múltiplas pilhas de HBM, criando uma ligação direta de demanda entre os embarques de GPU e o volume de HBM. A transição da HBM3E para a HBM4 representa outro ciclo de restrições de capacidade e poder de precificação.
Conceitos Relacionados
A HBM está conectada ao empacotamento CoWoS (as pilhas de HBM são ligadas às GPUs via CoWoS), à tese do Memory Wall, e à estrutura do Sentinel Ticker, na qual a Micron serve como indicador antecedente.