CoWoS (Chip-on-Wafer-on-Substrate)

정의 및 배경

CoWoS(Chip-on-Wafer-on-Substrate)는 여러 개의 칩렛을 하나의 실리콘 인터포저 위에 통합할 수 있게 해주는 TSMC의 첨단 패키징 기술이다. 이 공정은 개별 칩 다이를 실리콘 웨이퍼(인터포저)에 접합한 뒤, 이를 다시 유기 기판 위에 장착하는 방식으로 진행된다. 이를 통해 서로 다른 공정 노드와 기능(로직, 메모리, I/O)을 가진 칩들이 별도로 제조되면서도 거의 모놀리식에 가까운 속도로 통신할 수 있게 된다.

CoWoS는 AI 가속기에 있어 필수적인데, NVIDIA의 H100이나 B200 같은 최신 GPU는 GPU 다이와 HBM 메모리 스택 간의 긴밀한 통합을 필요로 하기 때문이다. 실리콘 인터포저는 전통적인 패키징으로는 불가능한 대역폭에서 수천 개의 상호연결을 제공한다. TSMC의 CoWoS 생산능력은 2023년 이후 AI 칩 생산의 가장 큰 병목 요인이었으며, 증설 계획은 수요보다 18~24개월 뒤처져 진행되고 있다. CoWoS-L(로컬 실리콘 인터커넥트 사용)과 CoWoS-R(재배선층 사용)은 더 큰 칩 구성의 확장 과제를 해결하기 위한 신규 변형이다.

투자자에게 중요한 이유

CoWoS는 GPU 컴퓨트 다이와 HBM 메모리 스택을 하나의 기판 위에 연결하는 핵심 패키징 기술이다. CoWoS 없이는 NVIDIA의 Blackwell 및 Rubin GPU가 작동할 수 없으며, 이는 TSMC의 CoWoS 생산능력을 AI 공급망 전체에서 가장 큰 단일 병목 지점으로 만든다. TSMC는 CoWoS 생산능력을 공격적으로 확대해왔지만, NVIDIA, AMD, Broadcom의 수요는 여전히 공급을 초과하고 있다.

투자자 입장에서 CoWoS 생산능력은 AI GPU 출하량을 직접적으로 대변하는 지표다. TSMC의 증설 발표는 곧 단기적인 GPU 생산량 증가 신호로 작용한다. Amkor, ASE 및 특수 소재 공급업체들은 CoWoS 확장의 수혜를 입는다. 첨단 패키징은 후공정의 부수적 요소에서 누가, 언제 AI 칩을 확보할 수 있는지를 결정짓는 최전선의 제약 요인으로 전환되고 있다.

관련 개념

CoWoS는 패키징 병목 논제의 핵심이며, HBM 메모리 스태킹과 연결되고, 6계층 모델의 레이어 6(첨단 패키징)에서 추적된다.