Terme du glossaire
HBM (High Bandwidth Memory)
Puces DRAM empilées verticalement et connectées aux GPU via un packaging avancé. Essentiel pour les accélérateurs IA — HBM3E est la génération actuelle, HBM4 la suivante. Micron et SK Hynix contrôlent l'offre.
Traduit automatiquement de l’original anglais. Lire l’original en anglais →
Définition & Contexte
La HBM (High Bandwidth Memory) est une architecture DRAM empilée en 3D qui offre une bande passante nettement supérieure à celle de la mémoire conventionnelle. La HBM empile plusieurs puces DRAM verticalement à l'aide de through-silicon vias (TSV), les connectant au processeur via un interposeur en silicium. La HBM3E — la génération actuelle — délivre plus de 1 TB/s de bande passante par pile, soit environ 5 à 10 fois plus rapide que la mémoire DDR5 standard.
Les charges de travail d'entraînement et d'inférence IA sont fondamentalement limitées par la bande passante mémoire. Les grands modèles de langage nécessitent un accès mémoire parallèle massif pour alimenter les cœurs de calcul GPU assez rapidement. Sans bande passante HBM suffisante, l'utilisation des GPU chute et le débit effectif s'effondre. Chaque GPU NVIDIA H100 utilise 80 Go de HBM3 ; le B200 utilise jusqu'à 192 Go de HBM3E. SK Hynix contrôle environ 50% du marché de la HBM, Samsung environ 40%, et Micron environ 10%. Le processus de production de la HBM est nettement plus complexe que celui de la DRAM standard — le perçage des TSV, l'amincissement des wafers et l'empilement de précision réduisent les rendements et augmentent les coûts de 3 à 5 fois par bit par rapport à la DRAM conventionnelle. La HBM4 est entrée en production de volume en 2026 : Micron a commencé à livrer des puces HBM4 12 couches de 36 Go, SK Hynix a achevé le développement de la HBM4 en avance avec des puces 12 et 16 couches et a livré des échantillons HBM4E en juin 2026, et Samsung a démarré la production de masse de la HBM4 début 2026 — un nouveau tour du même cycle de contrainte de capacité et de pouvoir de fixation des prix.
Pourquoi c'est important pour les investisseurs
La HBM est le goulot d'étranglement mémoire de l'informatique IA. Les grands modèles de langage et les charges de travail d'entraînement IA sont contraints par la bande passante mémoire — la vitesse à laquelle les données circulent entre la mémoire et le GPU détermine le débit. La HBM résout ce problème en empilant les puces DRAM verticalement et en les connectant via des through-silicon vias (TSV), atteignant une bande passante 5 à 10 fois supérieure à la mémoire conventionnelle.
Le marché de la HBM est dominé par SK Hynix (~50% de part de marché) et Samsung (~40%), Micron arrivant loin derrière en troisième position. La HBM commande des prix de vente moyens (ASP) 5 à 10 fois supérieurs à ceux de la DRAM standard, en faisant le produit mémoire le plus rentable de l'histoire. Chaque GPU NVIDIA Blackwell nécessite plusieurs piles HBM, créant un lien de demande direct entre les livraisons de GPU et le volume de HBM. La transition de la HBM3E vers la HBM4 représente un nouveau cycle de contraintes de capacité et de pouvoir de fixation des prix.
Concepts liés
La HBM est liée au packaging CoWoS (les piles HBM sont liées aux GPU via CoWoS), à la thèse du Memory Wall, et au cadre Sentinel Ticker où Micron sert d'indicateur avancé.