HBM (High Bandwidth Memory)

Definición y contexto

HBM (High Bandwidth Memory) es una arquitectura de DRAM apilada en 3D que proporciona un ancho de banda drásticamente superior al de la memoria convencional. HBM apila múltiples chips de DRAM verticalmente usando vías a través del silicio (TSV, through-silicon vias), conectándolos al procesador mediante un interposer de silicio. HBM3E — la generación actual — ofrece más de 1 TB/s de ancho de banda por stack, aproximadamente 5–10 veces más rápido que la memoria DDR5 estándar.

Las cargas de trabajo de entrenamiento e inferencia de IA están fundamentalmente limitadas por el ancho de banda de memoria. Los modelos de lenguaje de gran tamaño requieren un acceso masivo y paralelo a la memoria para alimentar datos a los núcleos de cómputo de la GPU con la suficiente rapidez. Sin un ancho de banda HBM suficiente, la utilización de la GPU cae y el rendimiento efectivo se desploma. Cada GPU NVIDIA H100 utiliza 80GB de HBM3; la B200 utiliza hasta 192GB de HBM3E. SK Hynix controla aproximadamente el 50% del mercado de HBM, Samsung alrededor del 40%, y Micron aproximadamente el 10%. El proceso de producción de HBM es significativamente más complejo que el de la DRAM estándar — la perforación de TSV, el adelgazamiento de obleas y el apilamiento de precisión reducen los rendimientos e incrementan los costes entre 3 y 5 veces por bit frente a la DRAM convencional. HBM4 entró en envío en volumen en 2026: Micron comenzó a enviar HBM4 de 36GB y 12 capas, SK Hynix completó el desarrollo de HBM4 de forma temprana con piezas de 12 y 16 capas y envió muestras de HBM4E en junio de 2026, y Samsung inició la producción en masa de HBM4 a principios de 2026 — la siguiente ronda del mismo ciclo de capacidad y poder de fijación de precios.

Por qué importa para los inversores

HBM es el cuello de botella de memoria en la computación de IA. Los modelos de lenguaje de gran tamaño y las cargas de trabajo de entrenamiento de IA están limitados por el ancho de banda de memoria — la velocidad a la que los datos se mueven entre la memoria y la GPU determina el rendimiento. HBM resuelve esto apilando chips de DRAM verticalmente y conectándolos mediante vías a través del silicio (TSV), logrando un ancho de banda de 5 a 10 veces superior al de la memoria convencional.

El mercado de HBM está dominado por SK Hynix (~50% de cuota) y Samsung (~40%), con Micron como un lejano tercero. HBM alcanza precios de venta promedio (ASP) de 5 a 10 veces superiores a los de la DRAM estándar, lo que la convierte en el producto de memoria con mayor margen de la historia. Cada GPU NVIDIA Blackwell requiere múltiples stacks de HBM, creando un vínculo de demanda directo entre los envíos de GPU y el volumen de HBM. La transición de HBM3E a HBM4 representa otro ciclo de restricciones de capacidad y poder de fijación de precios.

Conceptos relacionados

HBM está conectado con el empaquetado CoWoS (los stacks de HBM se unen a las GPU mediante CoWoS), la tesis del Memory Wall, y el marco del Sentinel Ticker, en el que Micron actúa como indicador adelantado.