CoWoS (Chip-on-Wafer-on-Substrate)

التعريف والسياق

CoWoS (Chip-on-Wafer-on-Substrate) هي تقنية التغليف المتقدمة من TSMC التي تتيح دمج عدة شرائح (chiplets) على وصلة سيليكون واحدة (interposer). تعمل العملية على ربط شرائح فردية بوصلة من السيليكون، والتي يتم تركيبها بعد ذلك على قاعدة عضوية (substrate). يسمح هذا لشرائح من عقد تصنيع ووظائف مختلفة — المنطق، الذاكرة، الإدخال/الإخراج — بالتواصل بسرعات تقارب سرعة الشريحة الواحدة مع تصنيعها بشكل منفصل.

تُعد CoWoS بالغة الأهمية لمسرّعات الذكاء الاصطناعي لأن وحدات معالجة الرسومات الحديثة مثل H100 وB200 من NVIDIA تتطلب تكاملاً وثيقاً بين شريحة GPU ومكدسات ذاكرة HBM. توفر وصلة السيليكون آلاف الوصلات البينية بعرض نطاق ترددي يستحيل تحقيقه بالتغليف التقليدي. كانت سعة CoWoS لدى TSMC عنق الزجاجة الرئيسي لإنتاج شرائح الذكاء الاصطناعي منذ 2023، حيث تتأخر خطط التوسع بمقدار 18–24 شهراً عن الطلب. تمثل CoWoS-L (التي تستخدم وصلة سيليكون محلية) وCoWoS-R (التي تستخدم طبقات إعادة التوزيع) نسختين أحدث تعالجان تحدي التوسع لتكوينات شرائح أكبر.

لماذا يهم المستثمرين

تُعد CoWoS تقنية التغليف الحيوية التي تربط شرائح حوسبة GPU مع مكدسات ذاكرة HBM على قاعدة واحدة. بدون CoWoS، لا يمكن لوحدات معالجة الرسومات Blackwell وRubin من NVIDIA أن تعمل — مما يجعل سعة CoWoS لدى TSMC أكبر عنق زجاجة منفرد في سلسلة توريد الذكاء الاصطناعي. تعمل TSMC على توسيع سعة CoWoS بقوة، لكن الطلب من NVIDIA وAMD وBroadcom يستمر في تجاوز العرض.

بالنسبة للمستثمرين، تُعد سعة CoWoS مؤشراً مباشراً على حجم شحنات وحدات معالجة الرسومات للذكاء الاصطناعي. كل إعلان توسع من TSMC يشير إلى إنتاج أعلى لوحدات GPU على المدى القريب. تستفيد شركات مثل Amkor وASE وموردو المواد المتخصصة من توسع CoWoS. ينتقل التغليف المتقدم من كونه فكرة ثانوية في نهاية العملية إلى قيد في الخط الأمامي يحدد من يحصل على شرائح الذكاء الاصطناعي ومتى.

مفاهيم ذات صلة

تُعد CoWoS محورية في أطروحة عنق زجاجة التغليف، وترتبط بتكديس ذاكرة HBM، ويتم تتبعها في نموذج الطبقات الست ضمن الطبقة السادسة (التغليف المتقدم).